(19) 世界知的所有権機関 国際事務局



(43) 国際公開日 2005年8月25日(25.08.2005)

PCT

(10) 国際公開番号 WO 2005/078579 A1

(51) 国際特許分類7:

G06F 9/45

(21) 国際出願番号:

PCT/JP2005/001670

(22) 国際出願日:

2005年2月4日(04.02.2005)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2004-035430 2004年2月12日(12.02.2004)

(71) 出願人(米国を除く全ての指定国について): 松下電 器産業株式会社 (MATSUSHITA ELECTRIC INDUS-TRIAL CO., LTD.) [JP/JP]: 〒5718501 大阪府門真市大 字門真 1 0 0 6 番地 Osaka (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 川端 輝雄 (KAWA-BATA, Teruo). 小川 - (OGAWA, Hajime). 瓶子岳 人 (HEISHI, Taketo). 山本 康博 (YAMAMOTO, Yasuhiro). 道本 昌平 (MICHIMOTO, Shohei).


(74) 代理人: 新居 広守 (NII, Hiromori); 〒5320011 大阪府 大阪市淀川区西中島3丁目11番26号新大阪末広 センタービル3F 新居国際特許事務所内 Osaka (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が 可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE,

[続葉有]

(54) Title: PROGRAM CONVERSION DEVICE AND PROGRAM CONVERSION METHOD

(54) 発明の名称: プログラム変換装置およびプログラム変換方法



- 141... SOURCE PROGRAM
- 182... SYNTAX ANALYSIS UNIT
- 184... GENERAL OPTIMIZATION UNIT
- 185... INSTRUCTION SCHEDULING UNIT
- 186... LOOP STRUCTURE CONVERSION UNIT
- 187... INSTRUCTION OPTIMAL ARRANGEMENT UNIT
- 188... CODE OUTPUT UNIT
- 143... ASSEMBLER FILE
- 181... OPTIMIZATION AUXILIARY INFORMATION
- 183... OPTIMIZATION INFORMATION ANALYSIS UNIT

(57) Abstract: A compiler improving the processing speed during program execution without issuing an instruction which may cause interlock is a compiler for a processor having an instruction which may cause interlock during execution. The compiler causes a computer to function: as a loop structure conversion unit (186) for causing an input program to divide the loop of x count into a loop of y count and performing dual loop conversion with the loop of y count as an inner loop and the loop of x/y count as an outer loop; and as an instruction optimal arrangement unit (187) for arranging an instruction which may cause interlock in the program after the dual loop conversion.

(57) 要約: インターロックを引き起こす可能性のある命令 を無駄に発行せずに、プログラム実行時の処理速度を向上 させるコンパイラは、実行時にインターロックを起こす可 能性のある命令を備えたプロセッサ向けのコンパイラであっ て、入力プログラムに対し、ループ回数がx回のループを ループ回数が y 回のループに分割し、前記ループ回数が y 回のループを内側ループとし、ループ回数が x / y 回のルー プを外側ループとする二重ループ変換を行うループ構造変 換部(186)と、前記二重ループ変換後のプログラムに対 して、インターロックを起こす可能性のある命令の配置を行 う命令最適配置部(187)としてコンピュータを機能させ ることを特徴とする。

WO 2005/078579

SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR),

OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

一 国際調査報告書

BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, E, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), のガイダンスノート」を参照。